Nios II de ESEC - GEAL （GUI開発環境）編

　　

第12回 組込みシステム開発技術展、通称 ESECで見かけた、
Nios II プロセッサがターゲットになっていたものを記録しておきます。

今回は IT Access の OSレスで動く GUIの開発環境 GEAL 編です。

http://www.takefive.com/japan/alliances/directory/list/itaccess.html#prod7

http://www.itaccess.co.jp/products/geal/index.html

Nios II de ESEC - TOPPERS編

第12回 組込みシステム開発技術展、通称 ESECで見かけた、
Nios II プロセッサがターゲットになっていたものを記録しておきます。

今回は TOPPERS編。　

http://www.toppers.jp/fmp-kernel.html http://www.fsi.co.jp/event/ESEC2009/index.html

FMP （Flexible Multi Processor） カーネルは、 AMP、SMP 両方のマルチプロセッサ対応の、
国産の最新リアルタイム組込み OSです。


　　

Nios II de ESEC - NetBSD編

第12回 組込みシステム開発技術展、通称 ESECで見かけた、 Nios II プロセッサがターゲットになっていたものを記録しておきます。 まずは、NetBSD。 http://www.trans-nt.com/services/bsd-nios2/


　　

　


　

「第12回 組込みシステム開発技術展」

「第12回 組込みシステム開発技術展」
通称 ESEC (Embedded System Exhibition & Conference)に関する
マイコミジャーナルのレポート記事より。

http://journal.mycom.co.jp/articles/2009/05/13/esec2009/001.html

ファウンドリとファブレスの微妙な関係

PC Watch というサイトで見つけた記事。
このサイトで、半導体に関する詳しい・・・　マニアックな記事を読むことになるとは
思いもよらなかったが、最後の2つのパラグラフは非常に重要なことが書かれている。

この記事を書かれたのは 福田さんというフリーのライターさんで、
以前はエレクトロニクス専門誌の記者、編集長を経験されている方だ。

http://pc.watch.impress.co.jp/docs/news/event/20090507_168028.html


最後の 2つのパラグラフだけ転載させていただく。

------------------------------------------------------------------------------------------------------------
　このようにみていくと、ファブレスとファウンドリがともに信頼性技術や
不良解析技術などのリソースを備えている必要があること、
ファブレスとファウンドリがともに信頼性を自分の問題と認識して協力しあっていく
必要があることが分かる。例えば半導体チップが不良となるかならないかは、
半導体チップが使われる条件によるところが少なくない。具体的な使用条件を
知っているのはファブレスであり、その情報をファウンドリが理解できる形に
変換して伝える必要がある。

　ファウンドリが半導体製造の請け負い企業であった時代は過去に過ぎ去った。
少なくとも大手のファウンドリ企業は率先して新しいプロセスを開発し、標準的な
製造プラットフォームとして提供している。半導体メーカーが製造部門を
切り離せばファウンドリ事業ができる、といった時代はすでに終わっているのだ。
------------------------------------------------------------------------------------------------------------

DATE2009 での FPGA関連パネル･セッション

DATE2009 というのは、Design, Automation and Test in Europe 2009 の略で、
アメリカで言えば DAC （Design Automation Conference） みたいなものだろうか。
日本では EDS Fair ・・・・　いや、それはどうだろう。　
単純に同類に括って良いものかどうか。

その DATE2009で、FPGA関連の、いや FPGAについてのパネル･セッションが
行われたそうだ。

TechON の記事 （小島郁太郎氏）を引用する。

--------------------------------------------------------------------
【DATE 2009】
今後のFPGA設計の姿，メーカー，ユーザー，EDAベンダーそれぞれが示す

FPGAはシステム（機器）のプロトタイピング，および小規模量産システムに
欠かせないデバイスである。フランス・ニースで行われた国際イベントDATE '09
（Design, Automation and Test in Europe 2009）では，今後のFPGAの動向を占う
パネル・セッションがあった。EDAツール・ベンダー，FPGAメーカー（うち１社は
振興企業），FPGA ユーザーがパネリストとして参加した。

（略）
-----------------------------------------------------------------

座長は Synopsys の Gary Meyers氏（旧Synplicity のCEO）、
タイミング設計がますます複雑で困難になっていくのでフィジカル・シンセシスが
重要になるということと、消費電力の問題も大きくなるので、低消費電力設計と
消費電力見積もりの精度をいかに向上させるかということを話されたようだ。

もう1社のEDAベンダーからは Mentor Graphics の Simon Bloch氏。
FPGAは用途（量産用かプロトタイプ用か）によって設計手法を変える必要が
高まっているということと、基板の設計とFPGAの設計（合成）と検証を統一的に
行う環境が必須であるということ、それから今後の大規模FPGA設計には、
ESLが必要だと話されたとのことだ。

まあ、その通りだと思う。 正論だと思う。 旧Synplicity と Mentor のFPGAを
用いた開発環境へのアプローチは真逆な印象だ。
旧Synplicityが磨き上げていることは、FPGAベンダーが磨き上げていることと
同じ範疇に見える。　一方、Mentor は、FPGAベンダーが手をかけられない
領域を補完しようとしているように見える。

ザイリンクスが Synplicityを買うということに、よくならなかったなと思う。

FPGAベンダーからは Xilinx と Altera、ともにヨーロッパをベースにしている
人が登場したようだ。 TechONの記事を見ただけの感想だが、正直つまらない。
FPGAベンダーからはもう1社、新興の Around社というベンダーが出たそうだ。
配線領域を減らしたというのが売りだそうで・・・・　　知らない。
何を根拠に、配線領域を減らしても良いと考えるのか、それに興味はあるが。

ユーザー代表としては ST Ericsson から、FGAをプロトタイピング・デバイス
として有効に利用する方法として、XMLベースの開発プラットフォームを
整備した事例を紹介されたそうだ。　これは興味深い。
ただし、大手企業で超大規模なシステムを開発している方々向けだ。

さて、そういえば、日本の EDS Fair でも FPGAのパネル・セッションをやったが、
EDA側からの出席者は同じ方々だった。なんとかビジネスを成功させなければ
と頑張ってらっしゃるということか。

「このパネル討論会では，パネリストがポジション・トークに時間を使いすぎて，
会場とのQ＆Aがほとんど行われずに終了した。」 というのは EDS Fair に
似ているか ？　

結局、本当にユーザーの立場にたって、そのような機会を活用してもらいたい
とマジメに考えているパネリストも座長もいないということだな。
はっきり言って、FPGAベンダー、いやもっとはっきり言うとザイリンクスと
アルテラには 「ご苦労様でした、不毛でしたね」と労いの言葉をおかけしたい。

ザイリンクスの開発ツール新バージョン

ISE（Integrated Software Environment） Design Suite 11」 だそうだ。
約１年ぶりのアップデートだそうだ。

EETimes Japan の記事を読んでるだけだと、主にはこれまでの
開発ソフトウェアのポイント･ツール群を 4つのカテゴリに構成したという
ところが大きな変更点のようだ。

http://eetimes.jp/article/23008/

（1） 基本的な論理回路の設計に向けた「ロジック エディション」
　従来の ISE Foundation （FPGAロジック設計の基本構成）に、
フロア・プラン・ツール「PlanAhead」、デバッグ向けツール「ChipScope Pro」
などをパッケージにして、$2,995 という価格設定にしたとのことだ。

今までツール・ベンダーの買収によるバラバラな製品構成で分りづらかった
ので、これはユーザからみれば分かりやすくて良いことだろう。
価格も、従来のツールそれぞれの価格の合計よりは安くなっていると思う。


（2）組み込みプロセッサを搭載する設計に向けた「エンベデッド エディション」
　プロセッサと周辺回路のハードウエア構成を定義するツールに、
ソフト・マクロのプロセッサ・コア「MicroBlaze」を組み合わせた
「Embedded Development Kit（EDK）」のほか、組み込みソフトウエア開発に
対応する「Software Developers Kit（SDK）」で構成される。
これで $3,395 だから、以前よりは少しお得なのだろうか。 たぶん。

SDKは単体でも提供されるそうだ。
ソフトウエア開発者のためのものだから当然だな。
ソフトコアのプロセッサ Microblaze は IPとして単体でも提供しつづけるのか？
Webサイトをざっとみただけだとよく分からなかった。

Xilinx Platform Studio は、あくまでも FPGAにプロセッサを内蔵する設計
のためだけの環境だということで変わりないようだな。　
このへんが発想の大きな違いだな。
FPGAにおける「Embedded」の意味合いをそんな狭義に捉えなくていいのに。


（3）デジタル信号処理を実装する設計に向けた「DSP エディション」
　信号処理システムの開発に普及しているツールである「MATLAB/Simulink」
とFPGA開発環境を連携するツール「System Generator for DSP」、さらに
DSP合成ツール「AccelDSP」などからなるとのことだ。

後者は MATLABの M言語からロジックを合成するツールで、
ザイリンクスが買収前は数百万円という価格だったように記憶してるが。　
買収後も 100万円ぐらいはしていたのではないか？
たぶん大学や大企業の研究所に数ライセンスしているぐらいだろうか。

こらが $4,195 だから、単純に値段的には超お得ということになるんだろけど。
あまり多くに売れるパッケージではないだろうな。


（4）これらの3つのすべてを統合する設計に向けた「システム エディション」
　$4,595。 それぞれ基本の (1)との差額を合算するとこの価格。
これだけフル装備で必要とする人はどれだけいるだろうか？　


改良点のコンパイル時間の短縮とダイナミック消費電力の低減というのは
良いとして、「Embedded Development Kitでは、2個のプロセッサ・コアを
組み合わせる構成も定義できるようにした」 というのは、 従来は
マルチ･コアに対応していなかったということだ。 知らなかった。
ふつうにそういう対応してるもんだと思っていたのに。
FPGAの利点が生かせないではないか。　改良したのは良いが。まだ二つだ。

結論。　(1) は良いだろうな。　製品構成がシンプルになって、かつ従来
全部購入する場合より価格が低くなった。 でも従来の ISE Foundation より
価格は高くなったので、フロアプランやチップ内デバッグの機能を使って
いなかった人には値上がりした感覚を持つだろうけど。

正直、それがどうであろうが、十分に低価格だと思うけどな。
ASICのEDAとの比較だけど。 このへんは賛否両論あるだろうけど。

(2)と (3) は無理やりパッケージ売りしなくても、というか、まとめ売りじゃない
ほうが良いと思うけどな。

まあ、余計なお世話だが。

富士通のファブライト、ファブレス戦略

富士通社長の野副州旦氏の説明より

「富士通マイクロについて、ほかの半導体メーカーとの統合や売却などは考えていない。
製造規模を最小限にとどめるファブライト、もしくは製造を行わないファブレス志向を
加速することで、富士通マイクロ単独でも収益を出せるような事業構造改革を推進する。」

富士通の半導体子会社、富士通マイクロデバイスの、台湾TSMC（Taiwan Semiconductor
Manufacturing Company）社との提携を発表した。
40nmプロセスのロジックICの量産について、TSMCに製造を委託すること、
また、28nm以降のプロセス技術について共同開発する方向で合意したとのことだ。

半導体製品のサプライヤーとして黒字化して生き残るけれど、自社サーバー製品以外は
自社製造をしなくなるということだろう。
このような決断は企業の経営という視点からは評価できることだろう。
一方では日本で半導体製品を製造できる企業が減っていくことは、日本人としては
淋しい気持ちもあるが。