Synopsys が、Synphony HLS という名前の動作合成ツールを
発表したそうだ。 HLS は High Level Synthsis ・・・・
一昨年に買収した、旧 Synplicity社の Synplify DSPの流れをくむ
ツールで、抽象度が高い（High Level の）合成ツールだそうだ。
動作合成の入力は The MathWorks社の MATLAB のM言語だと・・・。
Synosys 社によると、M言語はC言語のよりもコード（ライン数）が非常に
少ないそうだ。 （RTL 200行、Cコード 20行、Mコード 3行という例）
Synopsysはもともと論理合成（RTL to Gate）の Design Compiler で
有名になったEDAツールベンダーだ。
1980年代の後半にでてきたと思う。 数年間で Design Compilerは
業界標準となり、他の追随を許さない圧倒的なシェアを持っている。
1994年には Behavior Compiler という上位の抽象レベル（ビヘイビア）
合成ツールを出した。 これはもともとはVHDLとVerilog-HDLを入力に
使っていた。 基本的にデータフローを演算子にマッピングすることと、
並列処理するか時分割処理するかで処理速度と面積のトレードオフを
選べるという、スケジューリングとリソース・シェアリングが肝となる
ツールだったと思う。
余談だけど、ASICベンダーの LSI Logic社が 1992年ごろに
System-1076というVHDLツール・プラットフォームを出していて
そこで自社開発のビヘイビア・シンセシスのツールを一部の顧客に
試用させていた。 Synopsys社のものと関係があるか否かは不明だけど。
LSI社のツールにしろ、Behavior Compiler にしろ、時代に対して早すぎた
登場だったのだと思う。
その後Synopsys社は 2000年になって Behavior Compiler のエンジンを
ベースに、System C入力に対応した System C Compiler をリリースしたが、
これもビジネスとしてはうまくいかず、2004年に動作合成ツールの事業から
撤退を表明した。
当時、SynopsysはLSI開発のバックエンドのツール群と、半導体ベンダー相手の
ビジネスモデルに注力していたように思う。
確か時を前後して（もっと前だったか） FPGA用の論理合成ツールからも
手を引いた。
すぐに大きな金になる事業に集中する必要もあったのだろうと推測する。
C言語をつかう設計・検証の環境は、ツール、言語とライブラリの標準化、
製品開発の現場と管理職のモチベーションとが合わさって、
ついに一般に拡大されつつある状況になってきたと言えるかもしれない。
そこにきて、Sysnopsysの再参入である。 ・・・・ が、C/C++ ではない？
MATLAB環境からの FPGAやASICへの実装の設計環境は、
Altera, Xilinx の FPGAベンダーそれぞれが自社開発してリリースしている
Simulink ブロック線図からブロックセットに対応させたマッピングを行うツール、
おなじようなコンセプトでブロックセットに幅を持たせた 旧Synplicity社の
Synplify DSPがある。 これらは M言語から変換・合成をするものではない。
2006年には本家 The MathWorks社からも Simulink HDL Coder という
同様のコンセプトのツールが出てきた。
M言語からの変換・合成するツールとしては、M言語のコードをRTL化する
AccelChips社のツールがあった。 たしか 2000年前後に出てきたと思う。
これは数年後に Xilinx が買収したがその後どうなっているのだろう。
話は戻るが、Synopsys社が選んだのは C/C++ 系ではなく M言語である。
Simulink ベースのツールに対して FPGAやASICの設計現場では
一部からの反応しかないのが現実だった。
強いて言えばワイヤレス（無線）の分野で可能性が多いが・・・・・
それも研究開発部門が圧倒的だ。
そのようなニッチな世界に入り込むと、確かに M言語から直接、実装用の
なにかを生成してほしいという要望が聞こえてくることがある。
しかしながらそれはニッチのなかのニッチだと言っても過言ではないように
思うのだが。
そんな個人的な感想があるのだけど、それでも新しいESLツールの登場には
注目したいと思う。 Synopsys社がいったん撤退したあと、今度は出遅れた
この分野で、どのような動きをみせるのかは、それはそれで楽しみだ。
