まるで解っていないし変わってないASICベンダー

“「ネット活用で開発期間を大幅短縮し，FPGAに対抗」， 
　富士通マイクロがゲートアレイの新製品”
 http://techon.nikkeibp.co.jp/article/NEWS/20091118/177752/


というタイトルの 2009/11/18 20:55 付 Tech-ON、小島郁太郎編集委員の
記事を読んだ。


富士通マイクロエレクトロニクスが ET2009で出展していたASIC製品。
富士通グループのブースには少し立ち寄ってみたが、Android ベースの
プラットフォームによる地デジのほうに興味があって、富士通マイクロのASICは
遠めにみただけで近寄りもしなかった。


で、0.18umのゲートアレイ、何が新しいのかわからない。
記事によると、新しいのはユーザー設計者に提供する設計環境、事前検証の
仕組みのようだ。


・ インターネットを活用して使って，打ち合わせの手間を削減


これはベンダー側が人手をかけられませんと言っているようなものだ。
いかに人手をかけずにビジネスするかというところに知恵を絞ること自体は
正しいと思うが。


具体的には、ネット経由で使う二種類のソフトウェアを提供するとのことだ。


1）GA-Estimator
ユーザー論理の規模（ASICゲートまたはFPGAのロジック数）、メモリ容量，
IPコア、PLLの仕様、クロック周波数とドメイン数、I/O数、パッケージ、ESが
必要な時期などを入力すると、用意した品種（マスタ）で実現できるか、
消費電力がどの程度になりそうかなどを出力


・・・・　そんなことが、今まで出来なかったというのだろうか？
それとも、ネット経由で行うから新しいとでもいうのだろうか？　全く新しくない。
富士通にとっては、あるいはASICベンダーにとってはもの凄く画期的なことだ
とでも言うのだろうか？


2) ASIC-Front
ユーザーのRTL設計データの品質、論理合成可能か、DFTはうまくできるか、
SDC（タイミング条件）が適正か、故障検出率が十分かどうかなどを
チェックするとのこと。


・・・　これもネット経由でサービスを提供するというところが新しい
ということだろう。


つまり、記事にも書いている通り、ユーザとASICベンダーの技術者の
やり取りの手間を減らすことがメリットということだが、ここには以前の
ストラクチャードASICと同様の、ASICベンダー側のみの視点と都合が
見え隠れする。


記事を引用する。


「ネット経由でこれらの工程が済めば，期間が短縮してユーザー・メリットが
 ある上，富士通マイクロ・サイドにもコストの低減が見込める。」


ユーザーにメリットがあると決め付けないで欲しい。
富士通マイクロ側のコスト低減が目的だというのは明白だ。


記事の冒頭にストラクチャードASICのについて書かれているので引用する。
「ゲートアレイの半導体メーカーが，ゲートアレイをストラクチャードASICと
 呼び変えて発売した。FPGAに比べて高性能なことや量産規模が大きい
 場合にはコスト削減が可能なことを訴えたが，うまくいかなかった。」


ストラクチャードASICのコスト削減は、結局のところセルベースASICに
比べてマスクの枚数が減ることによるマスク・チャージ分の削減だ。
ユーザー設計者側の工数は減らない。減らないどころか、ゲートアレイと
セルベースASICのどちらと比べても設計制約が多くなった。
そのためバックエンド（配置配線とタイミング）が収束せず、ユーザーと
ベンダー間のやり取りと繰り返し作業が増え、ユーザーの工数が増えた。
しかもフロントエンド（ユーザ設計～ハンドオフ）用に、新たに開発環境を
必要とした。
結局、マスクチャージを小さくした以外、ユーザーにとって魅力がなかった。


富士通マイクロは今回のゲートアレイ製品・・・・　と言うより、
ネットを使った設計インターフェースで、ユーザのメリットを生み出し、
低コストFPGA （Altera の Cyclone、Xilinx の Spartan）に対抗するそうだ。


そんな単純なことでビジネスとして成功できるのだろうか。　
Low Cost FPGA は いまや PCI Express も単独で取り扱えるのだが・・・・。
　

* この文章はTech-ON 、または小島編集委員の記事に反論するつもりで
  書いたものではありません。 富士通マイクロエレクトロニクスの
ゲートアレイ新製品に対する意見です。

Altera の低コストFPGAの新製品 Cyclone IV の発表

世間のしたり顔の方々は、45nmか40nmプロセス・ノードの低コストFPGAが
近いうちに発表されるだろう、などと某イベント（カンファレンス？）の講演で
話してたりするそうだ。

なぜ？　

それは、 Xilinx が45nm Spratan-6 を発表したし、Altera はハイエンドFPGA
では 40nmの製品をすでに出しているし・・・・

本日発表された Cycloneシリーズの新製品 Cyclone IVファミリはどうだったか
と言うと、60nmプロセスだったわけだ。

とりあえず、マイコミジャーナルの記事を転載するが、
http://journal.mycom.co.jp/news/2009/11/02/056/?rt=na

Tech-ON ！ でもいきなり掲載されている。
http://techon.nikkeibp.co.jp/article/NEWS/20091102/177230/

http://techon.nikkeibp.co.jp/article/NEWS/20091102/177231/

http://journal.mycom.co.jp/news/2009/11/02/056/index.html